专利摘要:
集積回路システム(1000)を形成するための方法は、集積回路デバイス(104)を提供するステップと、前記集積回路デバイス(104)の上に一体化コンタクト(102)を形成するステップと、を有し、該一体化コンタクト(102)を形成するステップは、前記集積回路デバイス(104)の上にビア(112)を提供するステップと、前記ビア(112)内に選択的金属(114)を形成するステップと、前記選択的金属(114)の上に少なくとも1のナノチューブ(116)を形成するステップと、前記ナノチューブ(116)の上にキャップ(118)を形成するステップと、を有する。
公开号:JP2011508418A
申请号:JP2010539424
申请日:2008-12-03
公开日:2011-03-10
发明作者:アール.;ベッサー ポール
申请人:アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated;
IPC主号:H01L21-768
专利说明:

[0001] 本発明は、一般に、集積回路システムに関し、より詳細には、一体化コンタクトを有する集積回路のためのシステムに関する。]
背景技術

[0002] 我々にとって当たり前となっている最近の製品の多くは、集積回路を備える。この小さなデバイスは、一般的な製品のほか、無線通信、産業用ロボット、宇宙船などのシステム、携帯電話、ポータブルコンピュータ、ミュージックプレーヤおよび自動車などの広範な数の消費者製品に使用されている。ほぼあらゆる用途にわたり、デバイスの機能向上と小型化が絶えず求められている。]
[0003] このようなデバイスの製造では、通常、基板上に電気的部品を作製するために、積層、ドーピング、マスキングおよびエッチングなどのさまざまな技術が使用される。その後、これらの部品が相互接続されて、プロセッサや、記憶域を含むメモリが形成される。集積回路の開発は、小型化、省電力化、動作速度の向上により牽引されている。]
[0004] 集積回路は、シリコン基板上に形成されたトランジスタ、キャパシタ、抵抗などの半導体デバイスを含む。動作するデバイスを形成するために集積回路の接続に使用される電気的接続は「相互接続」と呼ばれている。相互接続は、基板の面に形成された導電線と、基板の面に直交する方向に形成されたコンタクトとからなる。複数レベルの相互接続が使用されることがあり、時として8以上のレベルが使用されることもある。]
[0005] 高品質のコンタクトは、高いデバイス歩留りと信頼性に不可欠であるが、このような高品質のコンタクトの製造は、いくつかの技術的課題を課している。例えば、コンタクトは、直径に対する高さの比(この比は「アスペクト比」として知られている)が高く設計されている。アスペクト比が高くなるのは、ICの設計上のいくつかの制約のためである。]
[0006] 例えば、回路の高密度化を可能にするために、高いコンタクトの実装密度を実現することが望まれている。このため、コンタクトの直径をできるだけ小さくするように制約される。また、半導体デバイスを第1の金属レベルから分離する誘電体を、トランジスタを保護できるくらいに十分厚くしなければならない。コンタクトは、多くの場合、誘電体からトランジスタの上に、トランジスタのゲートから基板の上にわたる膜厚にまたがっている。このような制約のため、コンタクトのアスペクト比が、製造上の課題となるくらい高くなっている。]
[0007] 集積回路技術のスケール縮小に伴い、高いアスペクト比が、極めて微小な寸法と相まって、製造および性能上の多くの課題を生み出している。極めて微小なコンタクトを製造しようとして現在行われている試みは、抵抗が非常に高くなるという問題がある。このコンタクト抵抗は、特にプロセス寸法の小さい(32nmなど)集積回路の性能を支配しうる。]
発明が解決しようとする課題

[0008] コンタクト抵抗のいくつかの構成要素の一部を改善するための試みがなされている。例えば、シリサイド界面またはメタライゼーション材料の変更は、より小さな技術ノードに対する要求を満たすことができなかった。メタライゼーション材料の含有と、電子の平均自由行程などの材料特性を下回る寸法における材料の抵抗とが、非常に高くなっている。]
[0009] このため、特に、小さな寸法技術ノードで、集積回路システムのコンタクト性能と信頼性を改善することが依然として求められている。市場の競争の圧力が一層激化しており、ダイ間のばらつきの改善と製造効率の向上が技術的至上命題となっていることに鑑みて、これらの課題の解決策を見出すことが極めて重要となっている。また、競争の圧力により、効率と性能の改善に加えて、コストの低減も求められている]
[0010] これらの課題に対する解決策が長年求められてきたが、これまでに行われた開発は、何らの解決策を教示も示唆もしておらず、これらの問題に対する解決策が、長い間、当業者によって発見されていない。]
課題を解決するための手段

[0011] 本発明は、集積回路デバイスを提供するステップと、前記集積回路デバイスの上に一体化コンタクトを形成するステップとを含み、前記一体化コンタクトを形成するステップは、前記集積回路デバイスの上にビアを提供するステップと、前記ビア内に選択的金属を形成するステップと、前記選択的金属の上に少なくとも1のナノチューブを形成するステップと、前記ナノチューブの上にキャップを形成するステップとを含む。]
[0012] 本発明の特定の実施形態は、上記の態様に加えて、あるいはこれに代えて、ほかの態様を有する。この態様は、添付の図面を参照して以下の詳細な説明を読めば、当業者にとって明らかとなるであろう。]
図面の簡単な説明

[0013] 本発明の第1実施形態における、集積回路システムの図2の線1−1における断面図。
集積回路システムの上面図。
図1の構造のトランジスタ形成段階での断面図。
図3の構造のサリサイド化段階での断面図。
図4の構造の誘電体形成段階での断面図。
導電体形成段階における図4の構造の断面図。
本発明の第2実施形態における集積回路システムの断面図。
本発明の第3実施形態における集積回路システムの断面図。
本発明の各種態様が実装可能な例としての電子システムの模式図。
本発明の各種態様が実装可能な例としての電子システムの模式図。
本発明の各種態様が実装可能な例としての電子システムの模式図。
本発明の実施形態における集積回路システムを製造するための集積回路システムのフローチャート。] 図1 図2 図3 図4
実施例

[0014] 以下の実施形態は、当業者が発明を実施し、使用できるように十分詳しく記載される。本開示に基づいてほかの実施形態が明らかであり、このため、本発明の要旨を逸脱しない範囲で、システム、プロセスを作製したり、または機械的な変更を加えることができる。]
[0015] 以下の説明では、本発明を完全に理解できるように、具体的な詳細を数多く記載する。しかし、このような具体的な詳細を備えずに本発明を実施できることは明らかである。本発明をわかりにくくすることのないように、公知の回路、システム構成およびプロセス工程の一部は、詳細に開示することをしない。同様に、システムの実施形態を示す図面は、半模式的であり、実寸どおりではなく、特に、寸法の一部は、明確にするために示されており、図中で誇張して図示されている。]
[0016] 共通の特徴を一部有する複数の実施形態を開示および記載する際には、わかりやすさと、その図示、説明、理解が容易となるように、類似および同様の特徴を、通常は、同じ参照符号を用いて参照する。実施形態に、「第1実施形態」、「第2実施形態」…と番号を付すのは、説明の便宜のためであり、本発明にそれ以外の意味を与えたり、本発明を限定するものではない。]
[0017] 説明を目的として、本明細書で使用する「水平」との用語は、その向きを問わず、本発明の面または表面に平行な面と定義する。「垂直線」との用語は、上で定義した「水平」に垂直な方向をいう。例えば、「上」「の上」、「下」、「底部」、「側」(「側壁」など)、「高い」、「低い」、「上部」、「の上に」、「を覆って」「の下」などの用語は、水平面に対して定義する。]
[0018] 実施形態の説明で使用する「上」との用語は、要素間の直接の接触を意味し、これを指す。実施形態の説明で使用する「処理」との用語には、記載の構造を形成する際に必要な、材料の堆積、パターニング、露光、現像、エッチング、クリーニングおよび/または材料の除去または削減が含まれる。「システム」との用語は、この用語が使用される文脈に従って、本発明の方法および装置を意味し、これを指す。]
[0019] 図1を参照すると、本発明の第1実施形態における、集積回路システム100の図2の線1−1における断面図が示される。集積回路システム100は、好ましくは、CMOSトランジスタなどの集積回路デバイス104の上に形成された一体化コンタクト102を備えうる。集積回路デバイス104に隣接して、浅部トレンチアイソレーション領域106が形成されうる。] 図1 図2
[0020] 集積回路デバイス104は、好ましくは、コバルトシリサイド(CoSi2)、ニッケルシリサイド(NiSi)、他のシリサイドまたはこれらの組み合などのシリサイド層108を有しうる。シリサイド層108の上に、ビア112を有するコンタクト誘電体110が形成されうる。シリサイド層108の上のビア112内に、コバルト(Co)、ニッケル(Ni)、鉄(Fe)または他の金属などの選択的金属114が形成されうる。]
[0021] 選択的金属114の上のビア112内に、カーボンナノチューブなどのナノチューブ116が形成されうる。穏やかな化学機械研磨または平坦化(ソフトCMP)などのプロセスがナノチューブ116に対して行われ、キャップ118用の空間が形成されうる。窒化タンタル(TaN)、ルテニウム(Ru)または他のバリア金属などのキャップ118が、ビア112の一部のナノチューブ116の上に形成されうる。]
[0022] ナノチューブの成長は、選択的金属114の上で行われ、選択的金属114は、ナノチューブ116を選択的かつ配向的に成長させる任意の金属またはその組み合わせから形成されうる。ナノチューブ116は、好ましくは、選択的金属114を含む底面から上方向になど、ビア112の長辺に隣接して垂直に形成されうる。]
[0023] 後の処理中にキャップ118を電気的に絶縁するために、化学機械研磨または平坦化(CMP)などの同様なプロセスがキャップ118に対して行われうる。金属の堆積またはコンタクト形成などのバックエンド(back-end-of-line:BEOL)プロセスが、一体化コンタクト102と集積回路デバイス104とを有する集積回路システム100に対して行われうる。]
[0024] 集積回路デバイス104は、ポリシリコンゲートなどのゲート120を有しうる。ゲート120は、ゲート誘電体122の上に形成されうる。ゲート120に隣接して絶縁体124が形成されうる。活性化シリコンなどのソース領域128と活性化シリコンなどのドレイン領域130を形成するためのスペーサ126が、ゲート120と絶縁体124に隣接して形成されうるコンタクト面132を形成するために、ソース領域128、ドレイン領域130およびゲート120の上にシリサイド層108が設けられうる。]
[0025] 説明の便宜上、一体化コンタクト102が集積回路デバイス104の上に図示されているが、一体化コンタクト102は、他のデバイスまたは材料の上に形成することもできることが理解される。]
[0026] 一体化コンタクト102を有する集積回路システム100は、ナノチューブ116と集積回路装置104との集積化を改善し、低コンタクト抵抗または高い動作速度を与えることがわかっている。]
[0027] 次に図2を参照すると、集積回路システム100の上面図が示される。集積回路システム100は、好ましくは、ソース領域128とドレイン領域130の上に一体化コンタクト102を有する。ソース領域128とドレイン領域130の間にゲート120が形成されうる。] 図2
[0028] 絶縁体124とスペーサ126が、ゲート120に隣接し、ソース領域128の内端とドレイン領域130の内端の近くに形成されうる。一方の浅部トレンチアイソレーション領域106が、ソース領域128の外端の近くに形成され、もう一方の浅部トレンチアイソレーション領域106がドレイン領域130の外端の近くに形成されうる。]
[0029] 次に図3を参照すると、図1の構造のトランジスタ形成段階での断面図が示される。集積回路システム100は、好ましくは、集積回路デバイス104を有しうる。集積回路デバイス104の外端の近くに、浅部トレンチアイソレーション領域106が形成されうる。] 図1 図3
[0030] 集積回路デバイス104は、ゲート誘電体122の上に形成されたゲート120を有しうる。絶縁体124とゲート120に隣接してスペーサ126が形成されうる。ゲート120の一方の側面のスペーサ126の近くにソース領域128が形成されうる。ソース領域128とは実質的に反対側の側面に設けた、ゲート120のもう一方のスペーサ126の近くに、ドレイン領域130が形成されうる。]
[0031] 次に図4を参照すると、図3の構造のサリサイド化段階での断面図が示される。集積回路システム100は、好ましくは、集積回路デバイス104を有し、集積回路デバイス104の外端の近くに浅部トレンチアイソレーション領域106が形成されうる。] 図3 図4
[0032] サリサイド化プロセスにより、ソース領域128、ドレイン領域130またはゲート120の上にシリサイド層108が形成される。サリサイド化プロセスは、誘電体面(例えば酸化物、窒化物、酸化物スペーサ、窒化物スペーサまたはスペーサ126)上にシリサイドが形成されるのを実質的に阻止する。]
[0033] 次に図5を参照すると、図4の構造の誘電体形成段階での断面図が示される。集積回路システム100は、好ましくは、集積回路デバイス104を有し、集積回路デバイス104の外端の近くに浅部トレンチアイソレーション領域106が形成されうる。集積回路デバイス104の上にコンタクト誘電体110が堆積されうる。] 図4 図5
[0034] コンタクト誘電体110をパターニングおよびエッチングすることにより、高いアスペクト比を有するビア112と、シリサイド層108の露出領域とが形成されうる。無電解めっきなどの別の堆積プロセスにより、ビア112内に選択的金属114が提供され、このプロセスは、シリサイド層108の上にのみ選択的金属114を堆積させるように選択性を有しうる。]
[0035] 次に図6を参照すると、図5の構造の導電体形成段階での断面図が示される。集積回路システム100は、好ましくは、集積回路デバイス104を有し、集積回路デバイス104の外端の近くに浅部トレンチアイソレーション領域106が形成されうる。] 図5 図6
[0036] 選択的金属114は、ナノチューブ116を成長させるための触媒であってもよい。高温下で選択的金属114を炭素含有ガスに露出させるなどのプロセスによって、ナノチューブ116が形成されうる。例えば、ビア112の底部の近くで、エタノールまたは超臨界二酸化炭素(CO2)などのガスを選択的金属114に作用させ、その際、高温により、ナノチューブ116の成長が促進される。]
[0037] 次に図7を参照すると、本発明の第2実施形態における集積回路システム700の断面図が示される。集積回路システム700は、好ましくは、集積回路デバイス706のゲート704の上に形成された一体化コンタクト702を有しうる。] 図7
[0038] ゲート704は、好ましくは、コバルトシリサイド、ニッケルシリサイド、他のシリサイドまたはこれらの組み合わせなどのシリサイド層708を有しうる。シリサイド層708の上に、ビア712を有するコンタクト誘電体710が形成されうる。シリサイド層708の上のビア712内に、コバルト、ニッケル、鉄または他の金属などの選択的金属714が形成されうる。]
[0039] 選択的金属714の上のビア712内に、カーボンナノチューブなどのナノチューブ716が形成されうる。穏やかな化学機械研磨または平坦化などのプロセスがナノチューブ716に対して行われ、キャップ718用の空間が形成されうる。窒化タンタル、ルテニウムまたは他のバリア金属などのキャップ718が、ビア712の一部のナノチューブ716の上に形成されうる。]
[0040] 後の処理中にキャップ718を電気的に絶縁するために、化学機械研磨または平坦化などの同様なプロセスがキャップ718に対して行われうる。金属の堆積またはコンタクト形成などのバックエンドプロセスが、一体化コンタクト702とゲート704とを有する集積回路システム700に対して行われうる。]
[0041] ゲート704は、ゲート誘電体722の上に形成されうる。ゲート704に隣接して絶縁体724が形成されうる。絶縁体724とゲート704に隣接してスペーサ726が形成されうる。集積回路デバイス706のゲート704のためのコンタクト表面732を形成するために、ゲート704の上にシリサイド層708が設けられうる。]
[0042] 次に図8を参照すると、本発明の第3の実施形態における集積回路システム800の断面図が示される。集積回路システム800は、好ましくは、コンタクト表面806を有する第1の導電層804の上に形成された一体化コンタクト802を有しうる。] 図8
[0043] 第1の導電層804のコンタクト表面806の上に、ビア812を有するコンタクト誘電体810が形成されうる。コンタクト表面806の上のビア812内に、コバルト、ニッケル、鉄または他の金属などの選択的金属806が形成されうる。]
[0044] 選択的金属814の上のビア812内に、カーボンナノチューブなどのナノチューブ816が形成されうる。穏やかな化学機械研磨または平坦化などのプロセスがナノチューブ816に対して行われ、キャップ818用の空間が形成されうる。ナノチューブ816を保護するか、または次の層とのコンタクトをとるために、窒化タンタル、ルテニウムまたは他のバリア金属などのキャップ818が、ナノチューブ816の上に形成されうる。]
[0045] 一体化コンタクト802の上に第2の導電層820を形成するためのメタライゼーションプロセスなど、後の処理中にキャップ818を電気的に絶縁するために、化学機械研磨または平坦化などの同様なプロセスがキャップ818に対して行われうる。]
[0046] 次に、図9A,9B,9Cを参照すると、本発明の各種態様が実装可能な例としての電子システムの模式図が示される。電子システムは、データの作成、伝搬、伝送、変更、記憶またはこれらの組み合わせなどの任意の機能を実行するどのようなシステムであってもよい。電子システムのいずれかは、プリント回路基板、基板または他の電子アセンブリなどの1つ以上のサブシステムを有してもよい。] 図9A
[0047] 例えば、携帯電話902、衛星904、およびコンピュータシステム906等の電子システムが、本発明を含む集積回路を備えてもよい。例えば、携帯電話902に作成、伝搬または記憶されている情報が、衛星904に送信されうる。同様に、衛星904は、コンピュータシステム906に対して情報を送信または変更し、この情報がコンピュータシステム906によって記憶、変更または送信されうる。]
[0048] 次に図10を参照すると、本発明の実施形態における、集積回路システム100を製造するための集積回路システム1000のフローチャートが示される。システム1000は、集積回路デバイスを提供すること(ブロック1002)と、集積回路デバイスの上に一体化コンタクトを形成すること(ブロック1004)とを含み、一体化コンタクトの形成は、集積回路デバイスの上にビアを提供することと、ビア内に選択的金属を形成することと、選択的金属の上に少なくとも1つのナノチューブを形成することと、ナノチューブの上にキャップを形成することとを含む。] 図10
[0049] より詳細には、本発明の実施形態において、集積回路システム100の方法および装置を提供するシステムは、以下のように実施される。]
[0050] 1.コンタクト表面を有する集積回路デバイスを提供する。
2.コンタクト表面の上に一体化コンタクトを形成する。その際、コンタクト表面の上にビアを形成し、コンタクト表面の上のビア内に選択的金属を形成し、コンタクト表面の上の選択的金属の上に少なくとも1つのナノチューブを形成し、ビアの一部のナノチューブの上にキャップを形成する。]
[0051] このように、本発明の集積回路システムの方法および装置は、重要かつ従来知られておらず利用できなかった解決策、機能、および機能的な側面を提供することがわかっている。得られるプロセスと構成は、直接的であり、費用効率が高く、簡潔で、非常に多用途かつ厳密で、感受性が高く、有効であり、および公知の部品を適合させることによって、容易かつ効率的かつ経済的な製造、用途および利用のために実施することができる。]
[0052] 本発明を、特定のベストモードに関して記載したが、上記の説明に鑑みれば、多くの変形、変更、およびバリエーションが同業者にとって明らかであることを理解されたい。したがって、本発明はこのような変形、変更、およびバリエーションを包含し、添付の特許項の範囲に含まれることが意図される。上記に記載するかまたは添付の図面に図示した全ての事項は、例示として解釈すべきであり、限定するものではない。]
权利要求:

請求項1
集積回路デバイス(104)を提供するステップと、前記集積回路デバイス(104)の上に一体化コンタクト(102)を形成するステップと含み、前記一体化コンタクト(102)を形成するステップは、前記集積回路デバイス(104)の上にビア(112)を提供するステップと、前記ビア(112)内に選択的金属(114)を形成するステップと、前記選択的金属(114)の上に少なくとも1のナノチューブ(116)を形成するステップと、前記ナノチューブ(116)の上にキャップ(118)を形成するステップとを含む、集積回路システムを形成するための方法(1000)。
請求項2
前記ビア(112)を提供するステップは高いアスペクト比を有する前記ビア(112)を提供する、請求項1に記載の方法(1000)。
請求項3
前記集積回路デバイス(104)を提供するステップは前記集積回路デバイス(104)の一部の上にシリサイド層(108)を形成する、請求項1に記載の方法(1000)。
請求項4
前記集積回路デバイス(104)を提供するステップはトランジスタ(104)を提供する、請求項1に記載の方法(1000)。
請求項5
前記一体化コンタクト(102)を含む電子システム(906)を作製するステップを更に含む、請求項1に記載の方法(1000)。
請求項6
集積回路デバイス(104)と、前記集積回路デバイス(104)の上の一体化コンタクト(102)とを備え、前記一体化コンタクト(102)は、前記集積回路デバイス(104)の上のビア(112)と、前記ビア(112)内の選択的金属(114)と、前記選択的金属(114)の上の少なくとも1のナノチューブ(116)と、前記ナノチューブ(116)の上のキャップ(118)とを有する、集積回路システム(100)。
請求項7
前記ビア(112)は高いアスペクト比を有する、請求項6に記載のシステム(100)。
請求項8
前記集積回路デバイス(104)は前記集積回路デバイス(104)の一部の上にシリサイド層(108)を有する、請求項6に記載のシステム(100)。
請求項9
前記集積回路デバイス(104)はトランジスタ(104)である、請求項6に記載のシステム(100)。
請求項10
前記一体化コンタクト(102)を有する電子システム(906)を更に備える、請求項6に記載のシステム(100)。
类似技术:
公开号 | 公开日 | 专利标题
US20170263721A1|2017-09-14|Copper-filled trench contact for transistor performance improvement
US9117692B2|2015-08-25|Semiconductor device having dual metal silicide layers and method of manufacturing the same
US9564343B2|2017-02-07|Method of manufacturing semiconductor devices
JP6310217B2|2018-04-11|Tsv構造を備える集積回路素子及びその製造方法
US9356109B2|2016-05-31|Metal gate transistor and integrated circuits
JP5595856B2|2014-09-24|Finfetsおよびその形成方法
US9640529B2|2017-05-02|Semiconductor device having a resistor structure
US9892961B1|2018-02-13|Air gap spacer formation for nano-scale semiconductor devices
CN102891148B|2016-08-03|用于单栅极非易失性存储器件的结构和方法
CN101471379B|2011-03-02|半导体器件及其制造工艺
US8304841B2|2012-11-06|Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US7960226B2|2011-06-14|Method of forming on-chip decoupling capacitor with bottom electrode layer having surface roughness
US8884440B2|2014-11-11|Integrated circuit device including through-silicon via structure having offset interface
US20130241034A1|2013-09-19|Simultaneously Forming A Through Silicon Via and a Deep Trench Structure
TWI540678B|2016-07-01|接觸插塞及其製作方法與半導體元件
US9123774B2|2015-09-01|Semiconductor devices and methods of fabricating the same
US7202566B2|2007-04-10|Crossed power strapped layout for full CMOS circuit design
JP5285829B2|2013-09-11|インターポーザおよびその製造方法
CN101345231B|2010-07-28|半导体芯片器件及其制造方法和包括其的堆叠封装
US7312531B2|2007-12-25|Semiconductor device and fabrication method thereof
WO2017105515A1|2017-06-22|Stacked transistors
US8455979B2|2013-06-04|Three dimensional integrated deep trench decoupling capacitors
JP2009540603A|2009-11-19|低接触抵抗cmos回路およびその製造方法
TWI588871B|2017-06-21|在導體圖案間之間隙中包含支撐圖案的半導體裝置及其製造方法
US6867130B1|2005-03-15|Enhanced silicidation of polysilicon gate electrodes
同族专利:
公开号 | 公开日
US20090159985A1|2009-06-25|
US20130072014A1|2013-03-21|
TW200943481A|2009-10-16|
US8709941B2|2014-04-29|
TWI556350B|2016-11-01|
WO2009082431A2|2009-07-02|
KR20100098712A|2010-09-08|
CN101861645A|2010-10-13|
US8283786B2|2012-10-09|
WO2009082431A3|2009-08-27|
EP2232547A2|2010-09-29|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2013-01-04| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
2013-01-10| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130109 |
2013-02-13| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130212 |
2013-02-20| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130219 |
2013-05-03| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
2013-07-18| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130717 |
2013-10-16| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131015 |
2013-10-23| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131022 |
2013-11-19| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131118 |
2013-11-26| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131125 |
2013-12-18| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131217 |
2013-12-26| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131225 |
2014-03-06| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140305 |
2014-03-28| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140327 |
2014-04-04| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140403 |
2014-06-26| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140625 |
2014-07-03| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140702 |
2014-09-04| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
2015-03-25| A02| Decision of refusal|Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]